Le D0 est en quelque sorte le "switch" qui fais passer du bus de donnés du bios au bus de donnés du port LPC ( enfait il s'agit ici de mettre le bit faible en low pour faire crasher le transfer de donnés BIOS southbridge )
Si il est mis à la masse, le southbridge considèrera le bios comme inéxistant et tentera une reconnaissance sur le port LPC..... là ou se trouve la puce
Si ton D0 n'est pas connecté, pas de puce activée !
Enfin ceci est valable sur les XboX 1.0 -> 1.5
Sur les XboX 1.6 les choses sont différentes, le port LPC est dépouillé de son bus de donnés principal ( LAD0 -> LAD3 connecté au bios en direct ) ainsi que de son alim 5V, et est placé en série avec le bios et non en parrallèle comme sur les version précédentes ( ce qui implique notament un LFRAME commun... j'y reviendrai )
Pour continuer l'exploitation du port LPC dans le but de placer un chip de modification, il faut rediriger sont bus de donné principal en le pontant sur les pistes courrants entre le southbridge et le bios.... problème : il vas y avoir conflit entre le bios et le port LPC si l'on utilise D0
solution : comme LFRAME ( signal de synchro ) est commun et que les puces sont capable depuis la V1.3 de générer un LFRAME interne, il suffit de désactiver complétement celui de la carte mère pour que le southbridge marche de concert avec notre bon pti chip en LPC
Une autre solution qui n'a été exploité par personne consisterai à couper les pistes LAD0 -> LAD3 et les rediriger vers le port LPC, dans ce cas la méthode à l'ancienne avec D0 "devrai" fonctionner ( théorie uniquement, j'ai jamais testé )